This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) DRIVING CIRCUIT FO

SPLAY DEVICE

(11) 4-204993 (A)

(43)7.1992 (19) JP


(21) Appl. No. 2-340163 (22) 30.11.1990

(71) SHARP CORP (72) MANABU TANAKA(2)

(51) Int. Cl⁵. G09G3/36,G09G3/00,G09G3/20

PURPOSE: To prevent the deterioration of the liquid crystal material of an active matrix type liquid crystal display device by halting the generation of scanning pulses for a prescribed period of time after the input of a power source.

CONSTITUTION: The output signal of a power source circuit is raised to a high level by input of the power source. A control circuit 45 generates a control signal LOWQ of a high level when the output signal rises to the high level. The signal LOWQ resets a shift register 42. The output of the register 42 falls to a low level and the scanning pulses fall to the low level as well in the reset state. Then, the switching elements connected to line electrodes OG 1 to OG n for scanning turn off and voltages are not impressed to display picture elements even if the outputs are emitted from a row electrode driving circuit 46. The circuit 45 turns the signal LOWQ to the low level and the register 42 generates the scanning signal of the high level in response with a start pulse SPS and a clock signal CLS upon lapse of the prescribed period of time. The switching elements connected to the line electrodes OG 1 are thus successively turned on.



(54) COMPUTER SYSTEM

(11) 4-204994 (A) (43) 27.7.1992 (19) JP

(21) Appl. No. 2-340233 (22) 30.11.1990


(71) TOSHIBA CORP (72) KATSUMI SASAKI

(51) Int. Cl⁵. G09G5/00,G06F1/00,G06F1/16.

PURPOSE: To allow the simultaneous checking of even plural screens which are approximately equal in information quantity by providing the plural independent display screens and controlling the changeover of the respective display screens and the updating of display data.

CONSTITUTION: A display controller 17 uses a display 19a as a main screen and stores the data of the table type obtd. by data processing of a CPU 10 into a buffer memory 18a. On the other hand, a display 19b is used as a reference screen and the controller 17 stores the graph data obtd. from the data of the table type of, for example, the main screen into a buffer memory 18b by the control of a CPU 10. A changeover switch 13a is then operated to change over the display of the graph data displayed on, for example, the display 19b to the main screen of the display 19a. The table type data of, for example,

the display 19a is updated by operating an updating key 13b. The display graph data of the display 19b is simultaneously updated in accordance with the updating content of the main screen.



12: RAM (main memory), 13: keyboard, 14: keyboard controller, 15: disk drive, 16: disk controller, 12a: buffer administration 15: disk drive, 16: disk controller, 12 table, 12b: image administration table

(54) METER PATTERN DISPLAY DEVICE

(11) 4-204995 (A)

(43) 27.7.1992 (19) JP


(21) Appl. No. 2-340301 (22) 30.11.1990

(71) TOSHIBA CORP (72) MASATO FUJIWARA

(51) Int. Cl⁵. G09G5/00,G01D7/00

PURPOSE: To allow the easy change of the form of meter patterns without changing logics by breaking down and registering the patterns of the various meters displayed on the display of a man-machine interface to plural display elements.

CONSTITUTION: A meter pattern display request task section 14 sends a tag number, the number of a meter pattern registration table and the display position on a CRT to a meter pattern display forming section 15 by the start command of a key input. The display forming section 15 reads out the respective display elements by retrieving the registration table 12, reads input/output data out of a data storage section 13 by the tag number and sends the data to a station 1. A meter pattern registration device 16 connected to a meter pattern display processor 10 changes, deletes and adds the registration contents of the respective display elements registered in the registration table 12 by the change tool to be exclusively used for registration.



19日本国特许广(JP)

① 特 許 出 願 公 開

四公關特許公報(A) 平4-204993

®Int. Cl. ⁹

識別記号

庁内盛理番号

(3)公開 平成4年(1992)7月27日

G 09 G

3/36 3/00 3/20

7926-5G j R

9176-9176-5G 9176-5G

審査請求 未請求 請求項の数 1 (全8頁)

表示装置の駆動回路 60発明の名称

> 願 平2-340163 邻特

頤 平2(1990)11月30日 ②出

明 者 Ħ 中 個発

掌 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

@発 明 水 方

哉 膀

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

@発 明 者 B 侰

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

外2名

シャーブ株式会社 勿出 頤

大阪府大阪市阿倍野区長池町22番22号

弁理士 梅 田 個代 理

3

- 1. 発明の名称 表示装置の駆動回路
- 2. 特許額求の随囲
 - 1. 複数の行電柜と複数の列電板の各交点の近傍 **にスイッチング窓子を付加した表示パネルとス** イマチング繁子を配置されている表示絵案と、 上配行電磁に退択状態にするための走強パルス を順次供給する行電短駆励回路と、上記走査パ ルスと同期して表示すべき表示検索の表示内容 に対応する信号を上配列収値に供給する列収値 駆助回路を有し、上配走費パルスと上配信号に 関連して袞示徐潔に表示させるようにした設示 装鼠の駆励回路において、

電源投入時より所定時間上配走森パルスの発 生を休止させる手段を設けたことを特徴とする 変示装置の駆動回路。

8. 発明の詳細な説明

<彦恭上の利用分野>

本発明は表示装置の駆励回路、例えば液晶衰示

装置の駆动回路に関するものである。以下では、 マトリクス型液晶表示装置を表示装置の例にとっ て説明を行うが、本発明は他の孤類の表示装置、 例えばEL(エレクトロルミネッセンス)表示装 **置、プラズマディスプレイ等の駆動回路にも巡用** 可能である。

<従来の技術>

表示装置としては液晶表示装置が小型盤員であ るとともあって広く用いられるようになりつつも る。とりわけ、マトリクス型液晶表示装置は表示 **絵案にスイッチング案子例えばスイッチングトラ** ンジスタを付加しており、鉄トランジスタのスイ マチング作用により表示絵案を順次選択(走査) し、哀示データに関迎した電圧を啓を込み(印加) し殺示を得るものである。とのようなアクティブ マトリクス型液晶表示装置は、高コントラストで 敬妙な階關疫示が可能な表示装置としてポケッタ プルテレビジョン受像椴やピデオテープレコーダ のモニタ等に使用されている。

特別平4-204993 (2)

第 5 図は従来のマトリクス型液晶表示装置の表示パネルの等価回路 - 例を示し、第 6 図は当該液晶表示装置の駆動信号の一例を示すタイミングチャートであり、第 7 図は当該駆動信号を発生するための駆動回路の一例を示す。

フクティブマトリクス型液晶表示装置の表示、パネル1においては、第 5 図に示すように、複数の行電値12の各交点の近に変数の列電値12の各交点の近路表示絵葉が行列状に配置されている。各表示絵葉18がスイッチングトランジスタ例をは薄膜トランジスタ14はゲート端子・ソース端子がそれぞれで電値11に適当な電圧VONを印加してトランジスタ14をオン状態とすることにより、その間、列電値12に印加されている電圧が表示絵葉18に響き込むととができ、その動作を、第2図を容照しながら説明する。

第6図において、G;~G。は行電値11の1 行目~4行目に印加される信号を示し、S;は列

その後、再び行電電11の1行目からを行目に 順次信号G,からG,が印加される。このような 走査が期間V毎に繰り返される。

ててて、1行目の行電値11に接続されたトラ ンジスタ14に着目すると、放トランジスタ14 が信号G、により期間T、がオン状態になるとそ の間列電極18例をはi列目の列電極18では電 EV」が表示絵素に書き込まれ、期間T」後の期 関TェーTs では酸トランジスタ14がオフ状態 となるため書き込まれた電圧V』は表示絵案の筱 晶容量に保持される。その後、期間T′に再び当 脏トランジスタがオン状態となり、表示絵楽例え は1行i列目の表示絵素には電圧-V1が書き込 まれ、そして期間T₂′~T₅′の間保存される。 当該表示絵葉には結果として信号Vıiに示すよ うに張巾V」の交流矩形放電圧が印加されるとと にたる。ことで、信号 S i は、表示絵素に交流が 印加されるように期間V毎に電圧の値性が反転さ れるようにしている。なお、この表示絵素は絵葉 電極と被晶層を介して対面している対向電極(図 電信12のi列目に印加される信号を示し、v: ~ v。はi列目の列電極のそれぞれに接続されたトランジスタ14を通して絵葉に書き込まれるべき電圧である。なお、これらの図においては、行電極11、列電極12が多本の場合を示したが、更に多数の場合も同様に適用できるのは言うまでもない。

上紀行電極11の1行目に、第6図に示すよう な信号G1を印加してトランジスタ14をオン状 酸にする。このとき各列電極12には表示すべき 電圧が印加される。これにより、1行目の表示絵 第18は各列電極12に印加されている電圧に対 応する表示を行う。例えば、1行i列目の表示絵 第18は電圧v1が印加され、これに応じた表示 を行たう。

この後、上配行電便1102行目から5行目に 順次信号G。からG。を印加すると共にこれに同 期的に各列電便12に表示すべき電圧を印加する することにより、2行目から4行目の表示絵素 18が表示し、一面面分の表示が終了する。

示していない)が存在しており、この絵案電値と 対向電値と、それらの間に介在する液晶とで電気 的容量が形成され、更に必要に応じ絵案電値と対 向電値間に付加的に容量が設けられる。

てのような表示動作を実現するための従来の表示装置の駆動回路の一例について説明する。

第7図において、81は行電値11に接続されてなり、上配G1~G。のような信号(走査パルス)を印加するための行電値駆動回路であり、主としてシフトレジスタにより構成されている。82は上記列電値12に接続されてなり、上配Siのような信号を印加するための列電値駆動回路である。88は行電値駆動回路81、列電値駆動回路32に接続されてなり、これら回路81、82がG1~G。,Siのような信号を発生するに必要な信号を、入力される基準信号5yをもとにして発生するための制御回路である。

<発明が解決しようとする課題>

上記の表示装置の駆動回路において、定常動作 状態に至れば上記G:~Gs.Siのような信号が

特別平4-204993(8)

順調に供給される。しかしながら、電源投入時では、制御回路88は動作が不安定であって各回路81.82へ供給する信号も不安定な状態である。このとき行電優駆動回路81から走査バルスが出力されると、列電優駆動回路82に入力されている不安定な信号例えばビデオ信号が列電優和2に印かる不安定な信号例えばビデオ信号が列電優12に印加されるため、当該出力が表示絵葉に印加され、保持される。

この不安定な信号は、正規のものと比べて直流 電圧のズレを起こしているため、液晶層に直流電 圧が印加される。直流電圧が長時間例えば数十 # sec 液晶層に印加されると、液晶材料の性能を 劣化させ、表示装置の寿命を短縮するという問題 がある。

そこで、本発明はこのような問題を解決するために電源投入直後、表示絵素に不安定な信号が印加されないようにした表示装置の駆動回路の提供を目的とする。

<課題を解決するための手段>

第1図は本発明の一実施例であるアクティブマトリクス型液晶表示装置の駆動回路のプロマク図を示し、第2図はこの駆動回路の動作を説明する各部の信号の波形を示すタイミングチャートである。

第1図において、41は行電値級動回路であって、シフトレジスタ42とそれの出力に接続されたパッファ48にで構成されている。このパッファ48の出力端子は表示パネル44の行電値OG1、OG2、…、OGn は上配行電値OG1、OG2、…、OGn は扱示パネル1のスイッチング素子14のゲート端子に接続されているのに相当する。

このシフトレジスタ42はD端子、CK端子、RL端子がそれぞれ制御回路45に接続されている。この制御回路45には基準信号例えば複合同期信号(ビデオ信号と同期信号を含む)Syが入力されており、この入力に関連して行電振駆動回路用のスタートパルスSPS、クロックパルス

本発明は、複数の行電値と複数の列電値の各交点の近傍に配置されている表示絵案と、上記行体のに選択状態にするための走査パルスを順向に選択状態にするための走査パルスと順向間を表示的表示内容に対応するの表示内容に対応する列電値に供給する列電値を動画路を有ったといれると上記信号に関連して表示経過の駆動回路にいた表示装置の駆動回路にいた表示装置の駆動回路にいた表示装置の駆動回路にいたを表示させるようにした表示装置の駆動回路にいいた。電源投入時より所定時間上記走査パルスの発生を休止させる手段を設けたことによって上記目的を達成する。

<作用>

本発明によれば、電源投入後、所定時間走登パルスの発生が休止されるために電源投入直後の不安定な信号が表示絵葉に印加されることがなくなる。 この結果、電源投入直後の不安定な信号では正規な信号に比べて直流電圧のメレが生じているが、このようなメレに起因する直流電圧が表示絵葉に印加されることがなくなる。


く実施例>

CLS、制御信号Low Q を発生する。このスタートパルスSPS、クロックパルスCLS、制御信号Low QはそれぞれD端子、CK端子、RL端子に供給される。

この制御回路 4 8 の出力信号(ビデオ信号)が 列電価駆動回路 4 8 に供給されるように構成され ている。この列電価駆動回路の出力端子は表示パ キル 4 4 の列電値に接続されている。この表示パ キル 4 4 は上記表示パキル1 に相当しており、当 該出力端子は上記表示パキル1 のスイッチング素 子 1 4 のソース端子に接続されているのに相当す る。

この実施例の動作を以下に第2図を参照しながら説明する。なお、第2図において、VSHは電源電圧の放形を示し、SG,~SGnは行電値OG」~OGnに供給される走査信号の放形を示し、LowQは制御信号の放形を示し、CLSはクロックパルスの波形を示している。

表示装置には電源スイッチ(図示しない)が設けられており、 t 時点で当該スイッチをオン伏録



にして口額投入すると、設示装配に含まれている電源回路、例えば安定化可源回路の出力として倡导 V S H が高レベルになる。副御回路 4 5 は信号 V S H が高レベルになった時から副御 信号 L o w Q として高レベルの出力を発生する。このの御付号 L o w Q がシフトレジスタ 4 2 に入力され、シフトレジスタ 4 2 に入力され、シフトレジスタ 4 2 はりセット状態は副御信号 L o w Q が高レベルの間懲婦する。このりセット状態においては、シフトレジスタ 4 2 の出力は低レベルである。従って行口値 O G 1 ~ S G n も低レベルである。従って行口値 O G 1 ~ O G n に接続されているスイッチング 辞子はオフ状態であり、列口値 4 6 の出力が発生しても設示法路には口圧が印加されない。

副御回路 4 5 は所定時間 T 例えば少くとも 1 0 0 μ s e c 歴 立 すると 副御 信 号 L o w Q が 低 レベル に たる。 とこで、 との 所定時間 T は 設 示 技 図 の 回 路 例えば 制 御 回 窓 4 5 の 助 作 が 電 源 投 入 時 の 不 安 定 な 伏 態 を 脱 し 安 定 な ひ 作 伏 顔 に 入 る に 必要 た 時 間 を 移 取 し て 定 め ら れ る も の で る っ て 上 記 時 間 に 限

SGnを発生する。

こうして、登示檢究には、發示裝置の回路例えば制御回路 4 5 の助作が包爾投入時の不安定を状態を脱して安定を状態になって後、列電協認助回路 4 6 の出力が印加されるため、正規の信号が印加されることになり、この信号が被尽力に保持される。 ここで、走登信号の買り返し周期は約 ½ 0 又は ½ 0 sec 建度であり、しかも列口協認助回路 4 6 の出力はこの周期毎に宜圧の優性が反應されるので、液晶層には長時間極性の片穿った電圧が印加保持されることがなくなる。

上記創御回路 4 6 は、包録投入後所定時間走在パルスの発生を休止させるための制御 8 号 L o w Q を発生する手段を含んだものである。従って、従来の副御回路において口源投入役所定時間走在パルスの発生を休止させるための休止副御用回路を付加することによって突現できる。このような回路は は本的には 日本の投入時に 計時 団作を開始し、所定時間 T 怪 国 後に出力を発生する 計時回路とし、この出力を上記 副 御 8 号として利用しても

定されるものではない。

制御信号しのWQが低レベルになるとシフトレジスタ42は、スタートパルスSPS・クロック信号CLSに応答する状態になる。従って、スタートパルスSPSの入力後、クロック信号CLSを受けるとシフトレジスタ42の走査信号SG」が第2図に示すように高レベルのパルス(走近バルス)を発生する。なお、スタートパルスSPSは走査の開始点を規定するためのものである。この走至パルスにより行電板OSG」に接続されているスイマチング選子をオン状態とし、列電板駆助回路46より出力された信号に関連して1行目の発示論逐が表示する。

その役クロックパルスCLSが発生する毎に嗄次走亞信号SG。,…,SGnが第2図に示すような高レベルのパルスを発生し、その結果、一画面分の変示を終了する。

この後、シフトレジスタ42は制御回路45よ りスタートパルスSPS、クロック信号CLSを 入力され、上記と同様にして走査信号SG:~

良い。

この虹顔投入役所定時間走査パルスの発生を休止させるための休止用回路の例について、以下に 説明する。第8図は本発明の發示装置の駆動回路 における要部である上配休止制御用回路のプロック図を示す。

特開平4-204993(5)

がパッファ70に接続されている。これらのパッ ファ66からパッファ70迄の回路はC-MOS で作られたLSI68中に樹成されている。この フリップフロップ67の蝎子CKi には信号FR が供給される。上記パッファ70の出力端子は行 電磁駆動回路 4 1 を収成するシフトレジスタ 4 2 の端子Rに接続されている。とのシフトレジスタ 42は叡敏段のDフリップフロップ65から公成 されており、1段目のフリップフロップの端子Q が次段のフリャプフロップ65の端子Dに接続さ れ、以下同様に相互に接続されている。1段目の フリマプフロップ65の蝎子Dにはスタートパル スSPSが供給され、各フリップフロップ65は 増子CKにはクロックパルスCKLが供給され、 端子Qの出力信号が走査信号として出力されるよ う母成されている。

上記回路の助作について、第4図を参照しなが 5説明する。

ッチ回路 6 9 の出力がパッファ 7 0 を逸過し、倡 母 5 , が得られる。

さて、電源投入直後では、信号5。が低レベルであり、このためフリップフロップ67、68がいずれもリセット状態にあり、信号5。、5。は共に高レベルである。このとき、タッチ回路69は低レベルの信号5。が入力されているため、タッチ回路69の出力が高レベルであり、信号5、が高レベルとなっている。

時間Ti(約47msec)後、コンデンサ62 への充電によって信号Siがバマファ66のスレッシュホールドレベルVthに望し信号Siが高レベルになると、フリップフロップ67.68のリセット状態が解除される。ここで、タッチ回路68では端子の信号Siが高レベルになるがその出力は高レベルを維持する。

その彼フリマプフロマプ67の蝎子CK」の入力である信号S。が高レベルになるとフリップフロマプ67が反伝し、蝎子Q」の出力である信号S。が低レベルになる。この低レベルの信号S。

が得られる。この信号S」により抵抗62を介してコンデンサ61が充電され、コンデンサ61の 抵抗62側の端子には信号S」が得られる。この信号S」はパマファ68を過過後信号SBの波形となる。ここで信号S」がパマファ66のスレマシュホールド買圧Vihのレベルになると信号S」が高レベルになる。そして、この信号S」はコンデンサ61の容負も7μF、抵抗62の抵抗値 10kgで定义る時定徴に応じてコンデンサ61 に充電される買圧波形を示し、信号S」が高レベルになるのは冒級投入後約47μsec 数となる。即5、約47μsec 起題された信号が得られる。

がフリップフロップ 6 7 の 端子 D とフリップフロップ 6 8 の 端子 C K。 に入力される。 C のと c 、フリップフロップ 6 8 は 雄子 C K。 に立下りの G 号として作用し、フリップフロップ 6 8 は反 伝しないた ゆラッチ 回路 6 9 の 出力は 変化 しない。

その後66.8 p sec 経過し、信号S. が低レベルから高レベルに変化すると、フリップフロップ 6 7が反応し、超子Q: の出力である信号S。が低レベルから高レベルへと変化する。この信号S。のレベルの変化によりフリップフロップ68が反 低し、蜡子Q: の出力である信号S。が高レベルから低レベルへ変化する。この低レベルの信号S。がラッチ回路69に入力され、ラッチ回路69が反応し、その出力である信号が低レベルになり、従ってパッファ70の出力である信号S,が低レベルになる。

このようにして信号 S, は、豆腐投入庭飲から 高レベルである時間は、少くとも上配時間 T, (前 4 7 m sec)と信号 S。の周期(6 6.6 m sec)の期間である。

特開平4-204993(6)

ての信号S, は、シフトレジスタを貸成するD フリップフロップ65の蝎子Rにリセット信号と して入力されるため、この召号S、が高レベルの 間シフトレジスタはリセマト状態にあり、走登パ ルスが出力されることはたい。たお、信号S,が 低レベルになった後、スタートパルスCLSが1 段目のフリップフロップ65に供給され、更にク ロックパルスCLSが供給されると走査パルスが 1段目のフリップフロップ65の総子Qから発生 し、走査が開始し、夏にクロックパルスCLSの 発生毎に2段目のフリップフロップ、8段目のフ リャプフロ・プの頃に後段の端子Qから走査パル スが発生する。ここで、スタートパルスSPSは 拉合同期個号 Syにかける風面同期個号を放送し 夏にその役の水平同期信号を所定強計改した時点 て発生するように同成することができる。そして シフトレジスタも2の端子Qの出力側にインパー ター回路を殴けて端子Qの出力の高低を反伝でき

上紀段施例においては、行辽伍駆励回路のシフ

を示し、第4図はこの要部の助作を説明する各部の遊形を示すタイミングチャートであり、第5図はアクティブマトリクス型液は設示パネルの等価回路を示し、第6図はこの設示パネルの図的のための助作を説明する各部の波形を示すタイミングチャートであり、第7図は当該駆励のための従来の設示技証の図的回路のブロック図を示す。

1.44: 緑示パネル、11:行ぼ短、18: 緑示陰窓、14:スイッチング露子、81,41 :行は短駆動回路、88,45: 例御回路、 67,68:フリップフロップ、69:9ッチ回路。

代配人 奔頭十 梅 田 〇〇(他 2 名)


トレジスタを所定時間リセット状態にすることにより走程パルスの発生を休止させる例について説明したが、この他にシフトレジスタのセット入力を制御する方法、例えばスタートパルスSPSの入力系にゲート回路を設け、当蘇ゲート回路を上配信号S, に応答して所定時間経過的はオフ状態とし、所定時間経過後はオン状態とするよう制御すること等、デヴの改変が可能である。


<発明の効果>


本発明の設示装置の認め回路によれば、電源投入時の不安定を信号が設示パネルに入力されるの を防止するため、發示微器に不安定を信号が印加 されることによる劣化、例えば液晶材料の劣化を 防止することができ、ひいては表示装置の高寿命 化に窃与する。

4. 図面の簡単な説明

第1図は本発明の表示接近の駆助回路の突施例のプロック図を示し、第2図はこの突施例の動作を説明する各部の波形を示すタイミングチャートであり、第3図はこの突施例の要部のプロック図







第 3 図

特閒平4-204993(8)

